编辑: qksr | 2015-09-10 |
66 75 ? 图6 源电流*1 ISOURCE VOUT ? VDD ? 0.1 V
380 500 ? ?A 图12 VOUT ?
0 V
4000 5500 ? 吸收电流 ISINK VOUT ? 0.1 V
400 550 ? ?A 图13 VOUT ? VDD
4800 6000 ? *1. 请在不超过7 mA的范围内使用源电流. 表6 AC特性 (VDD ? 3.0 V) (除特殊注明以外:Ta ? 25?C) 项目 记号 测定条件 最小值 典型值 最大值 单位 上升传输延迟时间 tPLH 过驱 ?
100 mV CL ?
15 pF,(参阅图14) ?
110 ? ?s 下降传输延迟时间 tPHL ?
280 ? 上升响应时间 tTLH ?
10 ? 下降响应时间 tTHL ?
30 ? 微型模拟系列 0.7 ?A Rail-to-Rail CMOS比较器 Rev.4.1_02 S-89530A/89531A
5 2. VDD ? 1.8 V 表7 DC特性 (VDD ? 1.8 V) (除特殊注明以外:Ta ? 25?C) 项目 记号 测定条件 最小值 典型值 最大值 单位 测定 电路 电源电流 IDDH VIN1 ? VSS, VIN2 ? VDD, RL ? ? ? 0.7 1.4 ?A 图11 IDDL VIN1 ? VDD, VIN2 ? VSS, RL ? ? ? 0.25 0.5 输入失调电压 VIO S-89530A:VCMR ? 0.9 V ?10 ?5 ?10 mV 图7 S-89531A:VCMR ? 0.9 V ?5 ?3 ?5 输入失调电流 IIO ? ?
1 ? pA ? 输入偏压电流 IBIAS ? ?
1 ? 输入共模电压范围 VCMR ?
0 ? 1.8 V 图8 电压增益(开环) AVOL VCMR ? 0.9 V, RL ?
1 M? ?
80 ? dB ? 最大输出振幅电压 VOH RL ?
1 M? 1.78 ? ? V 图9 VOL RL ?
1 M? ? ? 0.02 图10 输入共模信号抑制比 CMRR VSS ≤ VCMR ≤ VDD
35 55 ? dB 图8 VSS ≤ VCMR ≤ VDD ? 0.2 V
45 60 ? 电源抑制比 PSRR VDD ? 0.9 V ~ 5.5 V
66 75 ? 图6 源电流 ISOURCE VOUT ? VDD ? 0.1 V
200 250 ? ?A 图12 VOUT ?
0 V
1000 1500 ? 吸收电流 ISINK VOUT ? 0.1 V
220 300 ? ?A 图13 VOUT ? VDD
1200 1800 ? 表8 AC特性 (VDD ? 1.8 V) (除特殊注明以外:Ta ? 25?C) 项目 记号 测定条件 最小值 典型值 最大值 单位 上升传输延迟时间 tPLH 过驱 ?
100 mV CL ?
15 pF,(参阅图14) ?
90 ? ?s 下降传输延迟时间 tPHL ?
160 ? 上升响应时间 tTLH ?
8 ? 下降响应时间 tTHL ?
25 ? 微型模拟系列 0.7 ?A Rail-to-Rail CMOS比较器 S-89530A/89531A Rev.4.1_02
6 3. VDD ? 0.9 V 表9 DC特性 (VDD ? 0.9 V) (除特殊注明以外:Ta ? 25?C) 项目 记号 测定条件 最小值 典型值 最大值 单位 测定 电路 电源电流 IDDH VIN1 ? VSS, VIN2 ? VDD, RL ? ? ? 0.7 1.3 ?A 图11 IDDL VIN1 ? VDD, VIN2 ? VSS, RL ? ? ? 0.25 0.5 输入失调电压 VIO S-89530A:VCMR ? 0.45 V ?10 ?5 ?10 mV 图7 S-89531A:VCMR ? 0.45 V ?5 ?3 ?5 输入失调电流 IIO ? ?
1 ? pA ? 输入偏压电流 IBIAS ? ?
1 ? 输入共模电压范围 VCMR ?
0 ? 0.9 V 图8 电压增益(开环) AVOL VCMR ? 0.45 V, RL ?
1 M? ?
74 ? dB ? 最大输出振幅电压 VOH RL ?
1 M? 0.88 ? ? V 图9 VOL RL ?
1 M? ? ? 0.02 图10 输入共模信号抑制比 CMRR VSS ≤ VCMR ≤ VDD
25 50 ? dB 图8 VSS ≤ VCMR ≤ VDD ? 0.3 V
40 60 ? 电源抑制比 PSRR VDD ? 0.9 V ~ 5.5 V
66 75 ? 图6 源电流 ISOURCE VOUT ? VDD ? 0.1 V
10 45 ? ?A 图12 VOUT ?
0 V
12 70 ? 吸收电流 ISINK VOUT ? 0.1 V
10 65 ? ?A 图13 VOUT ? VDD
12 120 ? 表10 AC特性 (VDD ? 0.9 V) (除特殊注明以外:Ta ? 25?C) 项目 记号 测定条件 最小值 典型值 最大值 单位 上升传输延迟时间 tPLH 过驱 ?
100 mV CL ?
15 pF,(参阅图14) ?
65 ? ?s 下降传输延迟时间 tPHL ?
65 ? ?s 上升响应时间 tTLH ?
5 ? ?s 下降响应时间 tTHL ?
20 ? ?s 微型模拟系列 0.7 ?A Rail-to-Rail CMOS比较器 Rev.4.1_02 S-89530A/89531A
7 ? 测定电路 1. 电源电压抑制比 ? ? VOUT VDD VIN 0.45 V 图6 ? 电源电压抑制比(PSRR) 在不同的VDD条件下测定出VIO,然后按照如下公式计算 出电源电压抑制比(PSRR). 测定条件:VDD ? 0.9 V时: VDD ? VDD1, VIO ? VIO1 VDD ? 5.5 V时: VDD ? VDD2, VIO ? VIO2 ? ? ? ? ? ? ? ? ? ? ? IO2 IO1 DD2 DD1 V V V V 20log PSRR 2. 输入失调电压 ? ? VOUT VDD VIN VCMR ? VDD/2 图7 ? 输入失调电压(VIO) 使VIN发生变化,当VOUT发生变化时的VIN即为输入失调电 压(VIO). 微型模拟系列 0.7 ?A Rail-to-Rail CMOS比较器 S-89530A/89531A Rev.4.1_02