PDF《第1章概述》

4 输入 LUT 功能发生器 ? 两个寄存器 ? 进位,级联和算术逻辑 FPGA CME-HR 系列 FPGA 数据手册

5 www.capital-micro.com 图3LP 原理图 (1) 查找表(LUT) 查找表(LUT/Look-Up 表)是一种基于RAM的功能发生器,用于实现逻辑功能.每个LUT有4个输入一 个输出,还可实现任意4变量的布尔逻辑运算.多输入的功能可以通过级联方式实现. (2) 寄存器 寄存器是一种可编程的D型触发器,也可以配置成T型锁存器.在D触发器输入端有个开关选择器,开关 选择器可以选择是LUT的组合逻辑输出,加法器的输出或者是旁路信号p[x]. (3) 进位、级联和算术逻辑 进位链是垂直链路,从下到上以LP为单位依次进位.进位链与专用算术逻辑电路支持快速和有效的数学 运算,例如:加法器,计数器,乘法器,宽逻辑运算等相关功能.软件综合工具能够自动利用这些进位 链和逻辑电路实现算术运算,同时进位链和逻辑电路的也可实现通用逻辑像简单布尔运算. 级联电路可分为垂直和水平两个级联路径,左右和上下级联临近的 LP. FPGA CME-HR 系列 FPGA 数据手册

6 www.capital-micro.com LE LE(Logic Engine,逻辑引擎)包含

4 个LP 和跳级进位电路,以及寄存器控制电路,以使 LE 实现众 多复杂的功能,例如级联,进位和跳级进位,寄存器移位. 互联 逻辑引擎(LE)或特殊功能模块(EMB 或DSP)都包含互联的 Xbar,也叫做布线资源.Xbar 可在 HR 系列器件中的多种功能模块 tile 间传递信息.有四种互联方式:八进制线,三重直线,单线和对角线. 八进制行跨过水平和垂直架构,连接至 Xbars 的四个和八个 tile,见下图. 三重直线水平和垂直链接至 Xbars 的一个,两个,三个 tile,见下图. 图4八进制线和三重直线 单线和对角线直接以垂直、水平或对角线形式将布线信号连接至相邻的tile. 图5单线和对角线 嵌入式存储器模块 EMB5K 模块为真双端口存储器,允许独立访问两个端口.每个端口都有其专用的数据线,控制线和时 钟线,用于同步读取和写操作.EMB5K 具有以下功能特色: ? 4.5Kb FPGA CME-HR 系列 FPGA 数据手册

7 www.capital-micro.com ? 混合时钟模式 ? 独立配置 A,B 数据宽度 ? 支持 WRITE_FIRST(写通过) ,读先模式 READ_FIRST 和无变化 NO_CHANGE 模式 ? 旁路或输出寄存可选 ?........