PDF《eGaN® FET和集成电路的组装》

宜普电源转换公司 (EPC) - 氮化镓 (GaN) 技术领袖 | WWW.

EPC-CO.COM.CN |

2018 版权所有, 侵权必究 | 如有任何提问, 请电邮至 winnie.wong@epc-co.com |

1 广泛的测试已经证明, 当应用电路设计正确时, eGaN FET和IC是可靠的[3]. 事实上, 在2010年到2017年间, 在总共300亿个小时以上的现场实际使用中, 只有127个器件发生故障. 其中75个故障是由不良组装技术或不良印刷电路 板(PCB) 设计所造成的[3]. 图2的

图表显示了127个故障的情况. 要确保高可靠性, 并发挥eGaN器件的最大性能, 最重要的是遵循一些简单的 PCB设计和组装准则 C 我们在这篇应用笔记中阐述这些准则并给出了如果没 有遵循这些准则可能会出错的例子. 注意事项: 如果您的设计跟这里所推荐的模版厚度/焊锡不一样, 请通过电子 邮件 (info@epc-co.com) 与我们联系. 概述 要实现可靠、 高良率的组装, 采用LGA或BGA 封装的eGaN器件必须: 1. 每个焊点都有正确的PCB阻焊层定义的 (SMD) 占位面积, 以确保在干 净的PCB表面正确控制焊锡. 2. 采用正确的焊锡量和回流焊工艺, 以提供足够的高度清洗焊盘之 间的所有助焊剂, 但不能有过多的焊锡, 否则接点会在回流焊期间变 得不稳定、 倾斜或塌陷. 3. 清洗焊盘之间的所有助焊剂, 然后在接通电源之前必需完全干透. 4. 如果器件在潮湿环境下进行组装, 需使用底部填充物. 图3显示了一个正确安装的器件的侧面视图. eGaN? FET和集成电路的组装 当客户要求功率半导体 (晶体管、 二极管或集成电路) 使用更好的封装时, 他们的要 求可分为六类[1]: 1. 封装可以小一点吗? 2. 封装电感可以降低吗? 3. 产品的导电损耗可以降低吗? 4. 封装的散热效率可以更高吗? 5. 产品价格会更低吗? 6. 封装可以更可靠吗? EPC的eGaN?|FET和集成电路已经采取了非常不同的方法来封装其功率半导体―― 我们完全放弃了封装, 从而同时改善了上述全部各方面的要求. EPC的创新晶圆 级、 栅格阵列 (LGA) 和球栅阵列 (BGA) 封装实现了更高的功率密度[2]. 图1展示出 EPC2001C的安装面, 焊盘间距为0.4毫米, 而EPC2045的球距为0.5毫米. 图1 (a) : EPC2001C的安装面[2]. 图1(b) : EPC2045的安装面. 图2:在实际应用超过300亿小时后,eGaN器件仅出现了三个与器件相关 的故障.现场故障的最大原因是组装不良. EFFICIENT POWER CONVERSION Over30BillionHoursintheField Device degradation (3) Application (12) Assembly (75) Good - No anomaly (37) 图3:正确安装的eGaN器件(侧面视图). 宜普电源转换公司 (EPC) - 氮化镓 (GaN) 技术领袖 | WWW.EPC-CO.COM.CN |

2018 版权所有, 侵权必究 | 如有任何提问, 请电邮至 winnie.wong@epc-co.com |

2 eGaNFET和IC的印刷电路板设计考虑因素 电源设计人员可能不像数字电路设计师那样熟悉具有精细间距的器件. 本节 将涵盖设计人员在设计eGaN器件的占位面积时所需要考虑的许多设计因素. 连接eGaN器件与PCB的焊点质量对于可靠的电、 散热和机械连接至关重要. 定义焊点质量的因素包括对称性、 体积、 高度和光洁度. 这些因素可能会被一 个主要关注布局的设计人员所忽视, 因此, 器件制造商必须在产品数据表中提 供清晰和简单的准则. 这些准则包括推荐的占板面积 (铜尺寸和阻焊开窗) 和 焊膏模板设计. 1. 阻焊定义的焊盘 对于eGaN器件, 针对LGA和BGA推荐的阻焊层定义的 (SMD) 占板面积如图

4 (右侧) 所示. 图4 (左侧) 展示了一个通常用于PCB设计的非阻焊层定义的 (NSMD) 占板面积焊盘. 在我们对客户的组装设备中调查器件故障时, 我们 发现PCB制造商修改了Gerber文件, 以适应其内部制造更大封装的设计准则 的实例, 因此改变了我们推荐的设计. 如果在推出最后完成的电路板之前进行设计审查, 就可以在报废或重做组装 费用之前, 已经可以注意到这个问题. 图5显示了SMD焊盘如何通过确保焊 接后的对称焊点来减少机械应力. 相反, 使用NSMD占板面积会导致不对称 的焊点, 因为铜和阻焊层之间100%完美对准是不可能的. 而SMD占位面积在 PCB的制造公差内可确保抗扰性. 2. 阻焊层质量 并不是所有的阻焊层都是相同的, 重要的是要知道在确定阻焊层时要什么, 以获得一个高质量的PCB, 其厚度和稳定性是最重要的. 如果阻焊层太厚, 很 难适当地滴涂焊膏, 因为压入焊膏需要的距离变大了. 如果阻焊层不均, 则可能使焊球阻碍模版被正确地放置在板上. 阻焊层缺陷 或过多的阻焊层开窗会导致焊球高度降低, 在极端情况下会引致开裂和/或芯 片倾斜, 甚至开路. 由此产生的变形焊点将随着机械应力的增加而冷却, 这可 能加速热量所引起的器件故障. 适用于采用eGaN器件的PCB阻焊层属于IPC-SM-840|class|T, 例如Taiyu 4000HFX L.P.I、 PSR-2000/LF02/CA-25或类似的阻焊层. 重要的是, 在PCB制造 文档中说明, PCB制造商不可以增大或修改阻焊层. 激光直接成像 (LDI) 应该用于将阻焊层与公差对准, 如原图中所规定或相对 于铜层的2密耳. 最后, 不应该裁剪阻焊层. 如果裁剪, 设计师务必要确保布 局软件的设计规则正确, 且正确地设计了占板面积. 3. 焊点体积 板与器件之间的焊点高度对机械应力也很重要. 确定焊点的高度可影响可靠 性、 电气和散热性能之间的平衡. 如果焊点高度太低, 器件将受到由高温引起 的机械应力影响, 这将导致焊球或焊点之下的金属疲劳. 器件就位太高会出 现更高的电气和热应力 (这是由于来自PCB的热萃取效应降低了) [3]. 每个器件的最佳高度是不同的. 对于LGA和BGA器件, 额外的选项如各种焊锡 类型必须是决定设计的部分考虑因素. 图6显示了不同焊锡类型可能得出不同 的模版设计. 应该注意的是, 如果客户希望Type 3和Type 4焊锡使用相同阻焊 层, EPC可以为客户提供可使用这两种焊锡类型的阻焊层. 这些建议也将显示 在数据表中. 图6:焊锡类型对模版设计的影响. 图4:阻焊层定义与非阻焊层定义的焊盘. 图5:铜对阻焊层对准,对焊球对称性的影响. Soldermaskde ned Symmetricalsolderball (Regardlessofregistration) Asymmetricalsolderball (Sensitivetoregistration) PCB PCB Non-soldermaskde ned Device Device SAC305Type3Solder SAC305Type4Solder Stencilcutoutline 4. 焊盘光洁度 许多设计人员选择在PCB板使用热风整平焊锡光洁度 (HASL) , 在焊盘上沉积 焊锡. 这些焊锡沉积物在焊盘上产生少量焊锡, 增加了通过模版滴涂的焊锡 量. 增加的焊锡将增加焊点焊锡量, 最后增加焊点体积及其质量. 此外, HASL过程是不精确的, 通常会在不同数量的焊盘上产生不均匀的焊 锡, 我们可以在图7 (右侧) 看到. 这可能导致芯片倾斜或焊点开裂. 建议 使用化学镍金 (ENIG) 焊盘光洁度, 它可以产生非常均匀、 平坦的焊盘, 如图7 (左侧) 所示. 对于ENIG光洁度, 推荐符合IPC-4552的150微英寸的典型镍 (Ni) 厚度和3 - 5微 英寸的金 (Au) 厚度. PCB Non-soldermaskde ned Soldermaskde ned Exposedboard Expansion PCB Conductive pad Solder mask Overlap 宜普电源转换公司 (EPC) - 氮化镓 (GaN) 技术领袖 | WWW.EPC-CO.COM.CN |

2018 版权所有, 侵权必究 | 如有任何提问, 请电邮至 winnie.wong@epc-co.com |

3 5. 丝网 虽然丝网传统上在PCB中的作用不那么重要, 但它可能是可靠性函数的一部 分, 因为它不是没有厚度, 因此, 可能妨碍回流焊过程中的助焊剂的流动. 如果回流焊过程中助焊剂流动受阻, 它可能导致芯片倾斜和助焊剂残留. 在组 装过程中, 丝网也可用于正确对准芯片, 而许多设计人员往往会设计一个包含 器件的完全密封的丝网图案, 如图8 (右侧) 所示. 这可能导致回流焊过程中当 助焊剂不能从芯片下面流出时形成阻塞, 较厚的丝网问题尤其严重, 它会在所 有或大部分芯片周围四处延伸. 助焊剂阻塞可能导致芯片之下积存未固化的 助焊剂, 并可导致热和电枝晶形成 (参看下面如何解决故障的部分) . 在丝网不同位置开窗可以防止阻塞, 如图8 (左侧) 所示. 丝网也可能是焊盘受 到污染的源头, 应该小心留意以避免这种情况发生. 丝网也应该保持尽可能的 薄, 供应商可以做到远远低于1密耳 (可能在0.7密耳范围) . 6. 通孔 由于其体积小和电气性能要求, 通孔形成了eGaN器件PCB设计的一部分[4]. 通 孔尺寸由设计人员决定, 他们需要了解一些限制, 这取决于 通孔的用处. 基本通孔是PCB层之间的垂直连接, 由一个铜环组成. 制造限制通孔的尺寸在 至少6密耳范围内, 而最小铜环的尺寸为5密耳. 设计人员可能发现这已经超过 了一些eGaN器件焊点间距的尺寸, 而可能会作出相同的妥协. 靠近芯片的通孔 应该包裹好 (被阻焊层覆盖) , 以防止焊锡在回流焊过程中进入孔内, 并防止 由于芯片附近暴露的铜而导致电压间隙问题. 在某些情况下, 可能需要将通孔置于器件焊盘下. 如果需要这样, 通孔必须进 行填充并封盖 (capped) , 以防止在回流焊过程中最佳焊点高度所需的焊锡流 入孔内. 封盖是为了防止焊点下的填料出气. 此通孔应在布局设计软件中包 裹好, 以便焊盘阻焊层开窗, 如果与通孔重叠, 确定覆盖或暴露通孔的哪个部 分. 完成的通孔必须与焊盘其余部分的高度相同. 这将确保适当的焊膏滴涂. 有些设计可能需要许多通孔用来分配电流, 并增加转移到另一层的总电流. 尽 管通孔连接到相同的电节点, 制造限制要求通孔至少具有10密耳的壁到壁间 距, 以防止电路板发生问题, 并确保统一的板厚度光洁度. 器件附近或器件内 包裹好的通孔可能导致引起模版就位较高的高点, 可能会导致生产过程中焊 锡过度沉积. 当使用器件附近或器件内的通孔时, 要确保PCB制造商知道您对 模版就位的关注. 有些设计可能有最小通孔的大小限制, 这意味着在器件的焊盘下放置通孔是不 可能的, 必须放在器件的旁边, 例如图9 (顶部) 显示的设计范例. 图9 (底部) 显示了一个焊盘限制中没有通孔的设计, 其照片清楚地表明, FET焊盘已被镀 覆, 通孔已经看不见了. 7. 层对准 组成PCB的许多层需要对齐 (对准) . 这可确保电路板操作正常, 并规定一个对 准公差. 同一个类型的层跟不同类型的层, 有不同的规定. 这些通常已彼此对 准的层都是铜对铜、 铜对阻焊层、 铜对孔和铜对丝网 (通常不规定, 但对放置 芯片会有所帮助) . 大多数层可以用相对于铜层2密耳的对准公差来规定, 除了孔, 至少要用3密耳. 8. 层堆叠 堆叠定义了构成PCB的每个层的厚度. eGaN|FET和IC的PCB通常使用的铜厚度 在1和2盎司之间 (35和70微米) , 取决于设计和所需的电流密度. 绝缘层通常 使用诸如FR4或FR370-HR的材料制成. 推荐使用具有较高玻璃转换率 (Tg至少 180℃) 的基板以取得较高的可靠性. 可制造性和电气性能之间的平衡决定绝缘层的厚度. 100|V器件的最佳布局在 层1 (如顶部) 和层2之间规定了5密耳芯材厚度. 由于对称性的要求, 随着预浸 图7:ENIG光洁度与HASL光洁度显示了不均匀的焊锡高度. 图8:器件的焊盘,左图是open device outline丝网,右图是 dammed-closed device outline丝网. ENIG nish HASL nish Rounded solder Flat solder Opensilkscreenpattern Silkscreendam Pasteopening Copperpad Dieoutline Silkscreen 层的调整, 这也将迫使层3和层4达到5密耳厚, 以满足最终电路板的厚度 (通常1.5毫米或62密耳) . 对于较高电压器件, 同时要确保正确的 爬电 要求, 建 议最低芯材厚度为12密耳. 预浸层将调整到大约25密耳. 图10显示了一个典 型的PCB堆叠. 9. 板材平整度 一个较少为人所知的PCB技术规格是电路板的平整度. 它仍然是一个重要的 规定, 因为过度弯曲的板可能妨碍模版正确地在板上就位, 从而可能导致无 法正确地对焊盘滴涂焊膏. 一个最大水平或垂直尺寸为200毫米 (8000密耳) 的阵列的平整度, 应规定为每米40毫米 (7.5密耳/英寸) . 10. 基准点 在组件的放置过程中, 基准点用于对准元件. 由于eGaN器件的精细间距, 通常 需要将基准点添加到PCB上. 有两种类型的基准点, 全局和本地. 全局基准点 用于对齐PCB阵列, 而本地基准点用于单板. 大多数设计将需要本地基准点以 采用eGaN器件. 一个典型板应该至少有三个基准点, 至少有两个垂直对齐和两个水平对齐. 基 准点应靠近板边缘位置, 并尽可能互相远离. 这种放置方法改善了更远距离 的对准. 如果各个eGaN器件位于板的一侧, 那么基准点应彼此接近. 大多数 组装人员接受一个直径为4................