PDF《EZ-USB FX2LP (TM) USB 微控制器》

16 位数据总 线)为ATA、 UTOPIA、 EPP、 PCMCIA 等主流接口和大多数 DSP/处理器提供了简易的无胶合接口. FX2LP 的耗电量小于 FX2 (CY7C68013), 而片上代码/数据 RAM 是后者的两倍,并且其适用性、外观和功能均与

56、100 和128 引脚 FX2 兼容. 此系列包含五种封装:56VFBGA、

56 SSOP、

56 QFN、

100 TQFP 和128 TQFP. 地址 (16) x20 PLL /0.5 /1.0 /2.0

8051 内核 12/24/48 MHz, 四个时钟 / 周期 I2 C VCC 1.5k D+ DC 地址 (16) / 数据总线 (8) FX2LP GPIF CY 智能 USB 1.1/2.0 引擎 USB 2.0 XCVR

16 KB RAM

4 KB FIFO 附加 IO (24) ADDR (9) CTL (6) RDY (6) 8/16 数据 (8)

24 MHz 外部 XTAL 高性能微型 使用标准工具 具有低功耗选项 主控端 ECC 通用可编程 I/F 符合 ASIC/DSP 或 总线标准,例如 ATAPI、 EPP 等 丰富的 I/O 接口包含 两个 USART 高达

96 MB/s 突发速率 FIFO 和端点存储器 (主控端或从属端操作) 软配置 容易 进行固件更换 增强型 USB 核 简化

8051 代码 集成全速和高速 XCVR 连接后可 实现全速 逻辑方框图 逻辑方框图 [+] Feedback CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A 文件编号:001-50431 修订版 ** 第3页,共61 页2. 应用 便携式录像机 MPEG/TV 转换 DSL 调制解调器 ATA 接口 存储器卡读取器 旧式转换设备 照相机 扫描仪 家用 PNA 无线 LAN MP3 播放器 网络设备 赛普拉斯网站的 Reference Designs (参考设计) 部分为 USB2.0 的典型应用提供了附加工具.每个参考设计都包含固件的源代码和 目标代码、原理图以及文档.有关详细信息,请访问赛普拉斯网站. 3. 功能概述 3.1 USB 信号传输速度 FX2LP 按照

2000 年4月27 日发布的 《USB 规范修订版 2.0》 中定义的三种速率中的两种运行: 全速,信号传输比特率为

12 Mbps 高速,信号传输比特率为

480 Mbps FX2LP 不支持 1.5 Mbps 的低速信号发射模式. 3.2

8051 微处理器 FX2LP 系列中内嵌的

8051 微处理器具有

256 字节的寄存器 RAM、扩展的中断系统、三个定时器/计数器和两个 USART. 3.2.1

8051 时钟频率 FX2LP 有一个片上振荡器电路,它使用具有以下特性的外部

24 MHz (±100 ppm) 晶体: 并联谐振 基础模式

500 μW 驱动级别 12-pF (5% 的允许偏差)负载电容 片上 PLL 可根据收发器/PHY 的需要将

24 MHz 振荡器倍频到

480 MHz,而内部计数器可将其分频以用作

8051 时钟.默认的

8051 时钟频率是

12 MHz.

8051 的时钟频率可以由

8051 通过 CPUCS 寄存器动态更改. 可以使用内部控制位实现三态和反相的 CLKOUT 引脚会按照以 下选定的

8051 时钟频率输出占空比为 50% 的8051 时钟:48 MHz、

24 MHz 或12 MHz. 3.2.2 USART FX2LP 含有两个标准

8051 USART,它们通过特殊功能寄存器 (SFR) 位来进行寻址.USART 接口引脚可以使用单独 I/O,不与 端口引脚进行多路复用. UART0 和UART1 可以使用内部时钟以

230 KBaud (误差不超 过1%)的速率运行. 以230 KBaud 的速率运行是通过可在适当 时间生成溢出脉冲的内部派生时钟源实现的.内部时钟会根据

8051 时钟速率 (48 MHz、

24 MHz 和12 MHz)进行调整,从 而使它始终为以

230 KBaud 的速率运行提供正确的频率. [1] 3.2.3 特殊功能寄存器 在某些

8051 SFR 地址添加了 SFR 以便能快速访问关键的 FX2LP 功能.这些添加的 SFR 如第

4 页的表

1 所示.粗体部分 表示非标准的增强型

8051 寄存器. 以

0 和