

高级辅助驾驶系统 (ADAS)

设计指南



目录

- 3 ADAS概述
- 3 图像单元要求
- 3 MAX967xx GMSL SERDES
- 4 MAX967xx支持ADAS应用的特性
- 5 交叉切换
- 5 线路故障检测
- 6 同轴电缆供电
- 6 自适应均衡器
- 7 眼图宽度监测
- 7 8b/10b编码
- 7 计算像素时钟速率
- 8 选择输入数据宽度
- 9 相关资源
- 10 SERDES产品：ADAS应用

摘要

支持摄像系统的吉比特多媒体串行链路(GMSL)

提高道路的识别度是驾驶员安全驾驶以及未来自动驾驶系统的关键特性。Maxim的串行器/解串器(SERDES)产品拥有可靠、小尺寸等优势，可灵活构建通信链路，支持高性能摄像系统。MAX967xx系列拥有众多新功能，充分显示了Maxim在未来安全、智能汽车设计领域的技术优势。



ADAS概述

随着汽车领域ADAS技术的不断进步，道路安全性也大幅提高。有些技术自动生效，在特定事件下完全控制车辆(表1)。其它技术则为车上人员提供信息，例如盲点检测，汽车则仍由驾驶员控制。随着自动驾驶概念持续发酵，人们更加关注驾驶员和乘客的安全性。ADAS技术越来越依赖于分布在全车中的摄像头(图1)。

表1. ADAS技术应用

提高能见度	增强控制	客舱安全性
倒车辅助系统	自适应巡航控制	安全带检测
全景可视系统	自动泊车	驾驶员注意力监测
盲点和对向车辆识别	车道识别和保持	安全气囊展开
交通标志识别	头灯方向	驾驶员疲劳检测




图1. ADAS监视位置示意图

图像单元要求

ADAS应用与摄像头(图2)紧密相关，关键设计挑战是快速、高效地将图像数据从摄像头传输到处理单元，并从处理单元传输至每个显示屏。设计ADAS摄像系统时，需要对图像质量、带宽、延迟、可靠性、成本和功耗等关键因素进行权衡、折衷。

- **带宽**——用途不同，对每台摄像机的性能要求也不同。例如，采用广角镜头的倒车辅助摄像头可能具有130万像素、每像素18位颜色，速率为30fps。包括控制位和平衡编码，单台摄像机将产生1Gbps以上的数据流！
- **响应时间**——为62.5mph (100km/hr)，汽车每秒行进27.8m (91.13 ft)。对于乘客和交通安全而言，每一秒钟都至关重要。
- **可靠性**——为保证一切平稳运行，针对车辆有效使用期内的磨损做出自适应调整，在维护时进行检测是必不可少的。
- **功耗**——随着车辆中电子系统的增多，将功耗控制在电池容量及配电限制范围以内也越来越困难。
- **成本**——为保证系统成本足够低的条件下仍可获取技术竞争优势，在减少元件数、电缆长度的同时，增强系统功能至关重要。
- **影像质量**——基于视觉的ADAS，其目标检测与图像处理能力密切相关，因此高质量影像是基本保障。




图 2. ADAS系统框图

MAX967xx GMSL SERDES 推动设计创新

Maxim Integrated最新推出的SERDES产品可有效增强系统可靠性和设计灵活性,适合非压缩摄像头的图像传输。SERDES芯片接收图像传感器的非压缩、并行视频输

出,将其与控制信号输入进行组合,然后串行转换为单路高速输出,通过电缆传输图像数据;在解串端将接收到的信号转换为原始的并行视频输出。许多系统设计在同一电缆上双向传输高速数据并提供供电。MAX967xx系列针对ADAS应用提供新增功能,确保系统的安全性和可靠性(图3)。




图3. 辅助倒车系统中的GMSL SERDES典型应用电路

MAX967xx支持ADAS应用的特性

1. 控制通道误码检测和重传

- 确保链路配置100%准确
- 确保控制链路访问的外设可靠通信

2. 交叉切换

- 任意并行输入至任意并行输出
- 支持单主板连接多摄像头模块
- 支持单摄像头模块连接多主板

3. 降低EMI/EMC

- 可编程输出扩频
- 为解串器提供输入时钟展宽能力
- 高抗扰性工作模式,确保控制通道的EMC容限

4. 增强电缆驱动

- 50Ω同轴电缆或100Ω屏蔽双绞线
- 可编程预加重和去加重支持长达15m电缆的全速传输
- 提供线路故障监测

5. 眼图宽度监测和自适应均衡

- 内置电缆均衡器,支持长电缆驱动
- 眼图宽度监测,可触发均衡器重新调整

6. 可接受高达1.74Gbps的数据输入

- 12.5MHz至87MHz @ 14位输入 + HSYNC和VSYNC
- 36.66MHz至116MHz @ 12位输入 + HSYNC和VSYNC

7. AEC-Q100认证

8. 专用帧同步GPO

交叉切换

内置专用交叉切换开关，任意数据输入均可配置连接到任意数据输出。该特性有利于缓解布局限制，重复使用设计，大幅降低开发成本。

如果特定应用支持具有不同输出总线的图像传感器，所有传感器可以连接到同一块MAX967xx串行器板(图4)。根据具体场景配置交叉点开关，确保作用在串行器的信号连接到相应的解串器输出。通过设计能够连接不同摄像头模块的串行器板，而不是一个图像传感器对应一块专用的串行器板，大大缩短总体设计时间。




图4. 交叉切换示意图

解串器侧可以获得相同益处。对于单个摄像头模块和串行器组合，可采用不同的解串器板和图形处理器解析来自摄像头的输入数据。使用内部交叉开关可有效提高兼容性。

线路故障检测

MAX967xx产品线中有些器件具有内部故障检测(图5)。通过在串行链路和LMN0/LMN1引脚之间连接外部电阻网络，结合内部1.5V至1.7V的基准电压，系统能够自动检测串行链路的物理状态。可选择硬件引脚LFLTB/GPIO1，指示检测到电缆开路、对电池短路或对地短路故障。两个线路故障检测引脚(LMN0和LMN1)用于连接单芯同轴电缆和屏蔽双绞线(STP)电缆。

LMN0/LMN1引脚的正常工作为0.57V至1.07V。如果电缆短路至GND，线路电压将被拉低至门限以下；如果电缆开路，线路电压将被上拉到1.5V至1.7V的基准电压；如果电缆短路至电池，线路电压将被拉高至2.5V以上。

MAX96711串行器包含线路故障检测功能，MAX96706和MAX96708解串器也具有该功能。




图5. STP (左图)和同轴(右图)电缆的线路故障检测

*±1% Tolerance

同轴电缆供电

许多系统中，一根STP电缆内部实际包括两对儿线——一对用于供电，一对用于数据传输。在SERDES链路使用同轴电缆代替STP时，具有便宜、重量轻、灵活等优势，并对高频信号产生较小损耗。为了保证低成本同轴电缆的竞争力，需要通过单根电缆同时实现供电和数据传输。为达到这一目的，内部导体上传输信号的频谱分为三个频带——电源、反向通道数据和正向通道数据(图6)。通过滤波技术，使相应的频带到达对应的电路。数据通道需要串入交流耦合电容到收发器输入端。




图6. 同轴GMSL系统的频带

直流电源一般使用具有低通特性的串联电感进行滤波，其阻抗在反向通道和正向通道频带中高于1kΩ。由于数据通道采用50Ω端接电阻，所以阻抗提高20倍足以耦合直流电压且滤

除高频成分。由于每个电感都具有寄生电容，会引起自激并造成高频阻抗下降，所以可选择不同大小的电感来滤除相应频带的信号(图7)。

通过电缆传输的电流必须流过电源滤波器中的每个电感，为电感参数选择带来了附加限制，包括饱和电流、绕组直流电阻以及封装尺寸。如果通过电感的电流大于ISAT，造成磁场饱和，电感急剧下降。这里的功率损耗与通过电感的电流及其DCR成比例，这会引发自热现象。如果电源轨没有电压裕量，电源滤波器上的压降可能造成负载电压不足。

为了避免上述三个问题，最好在电缆上施加较高电压，使电缆电流较低。此外，选择饱和电流足够大的电感，以处理必须的电缆电流。MAX967xx产品线拥有同类中最佳的功耗指标，能够降低同轴电缆供电的要求。

自适应均衡器

所有电缆都具有寄生电感，信号质量随频率升高而降低。较长的电缆也会影响信号质量。许多高速传输系统通过在接收器输入前端安装电缆均衡器，对传输电缆的低通效应进行补偿。均衡器对相应的高频信号进行放大，与电缆的频率响应相结合，接收器可高保真恢复宽带信号。

MAX967xx解串器内置自适应均衡器电路。均衡器拥有12种不同的补偿水平，允许SERDES系统支持长达30m同轴电缆和15m STP电缆传输。

自适应均衡器可设置为定期重新自适应调整，或手动触发，以补偿传输环境的变化。随着电缆长时间磨损或更换，系统通过自动设置自适应均衡器电平，使其自身处于最佳工作条件(图8)。




图7. 同轴电缆供电原理图




图8. 不同设置下的GMSL接收器眼图

眼图宽度监测器

提高长电缆高速通信可靠性的另一项特性是增加眼宽监测电路。通过向传输线发送伪随机序列(PRBS)并绘制跳变,即可生成“眼图”。对于稳定的时钟和经过补偿的电缆,眼图中的跳变区域较窄,眼睛是“张开”的。随着电缆质量下降或长度增加,每次跳变的高频成分被衰减,眼睛开始闭合。

MAX96706包括眼图宽度监测器,能够检测眼图的开度。如果器件检测到眼图宽度下降到门限以下,则触发ERRB输出指示,甚至触发自适应均衡器重新进行调整(图9)。通过不断测量眼图宽度并在性能下降时调节系统设置,可选择的眼图宽度监测电路能够进一步提高SERDES链路的可靠性。




图9. 闭合(左图)和张开(右图)眼图对比

8b/10b编码

摄像系统中,在确定像素时钟速率和数据总线宽度等参数之前,一个非常重要的前提条件是理解8b/10b编码。Maxim GMSL技术利用编码方法改善其串行链路的质量。

8b/10b编码利用算法对传输的数据进行编码,每个8位数据字节转换为10位符号。8b/10b编码数据流具有相等数量的1和0,将连续1或0的数量限制到5位(表2)。

表2. 8b/10b编码格式示例

值(十进制)	值(二进制)	10位码	替代码
	HGF EDCBA	abcdei fghj	abcdei fghj
0	000 00000	1000111 0100	011000 1011
1	000 00001	011011 0100	100010 1011
2	000 00010	101101 0100	010010 1011
3	000 00011	110001 1011	110001 0100
4	000 00100	110101 0100	001010 1011
5	000 00101	101001 1011	101001 0100
6	000 00110	011001 1011	011001 0100
7	000 00111	111000 1011	000111 0100
8	000 01000	1110001 0100	000110 1011
9	000 01001	100101 1011	100101 0100
10	000 01010	010101 1011	010101 0100
"	"	"	"

如果传输线路不是直流平衡的,电压会在线路上随时间累积,造成误码。例如,发送连续1时,SERDES链路上的交流耦合电容会产生直流电压,在接收端表现为不正确的0。8B/10b编码跟踪1和0的极性偏差(RD),确保下次生成的符号使极性偏差维持在±1之内。在长期数据传输中,发送的1和0数量各占一半。

由于传输时钟嵌入在SERDES数据流中,在接收器端必须将其从数据中提取出来。为了达到这一目的,接收器监测数据中发生的跳变。长1和长0会破坏接收器恢复时钟信号的能力。8b/10b编码通过限制连续1或0的数量,解决这一问题。

计算像素时钟速率

图像传感器一般在每个像素时钟输出一个像素传递信息。根据图像尺寸和每秒显示的图像数量，计算给定摄像头的像素时钟。

$$\text{像素行} \times \text{像素列} \times \text{帧速率} = \text{像素时钟(Hz)}$$

从串行器向解串器传输数据时，Maxim GMSL器件内部使用的数据宽度为24、27或32位。使用8b/10b (以及9b/10b)编码将这些数据宽度转换为30或40位的数据包，通过链路传输。这种分组编码在内部自动完成，用户在确定如何选择像素时钟速率以及分配通过链路发送的平行数据时，应保持这种分组结构。

MAX967xx系列产品的最大串行速率为1.74Gbps。由于数据以30或40位数据包的形式发送，则最大数据包更新率分别为58MHz或43.5MHz。三个硬件配置引脚设置作用到MAX967xx串行器的像素时钟范围：BWS、DBL和HIBW (表3)。

表3. 不同分组设置的PCLK范围

DBL	BWS	HIBW	PCLK范围(MHz)
1	1	0	25至87
1	0	0	33.3至116
1	0	1	73.3至116
0	1	0	12.5至43.5
0	0	0	16.7至58
0	0	1	36.6至58

BWS确定内部总线宽度，BWS = 1时为32位，BWS = 0时为24/27位。BWS与编码串行数据包是30位还是40位直接相关，其最大时钟范围为58MHz或43.5MHz。

DBL控制串行器采用单输入模式还是双输入模式。单输入模式将一个并行输入字串行化为一个串行字进行传输，而双输入模式将半宽的两个并行输入组合为一个串行字进行传输。双输入模式允许使用两倍的像素时钟，代价是并行输入宽度。

HIBW支持宽带模式，只有在BWS = 0时有效。HIBW = 1选择27位宽内部数据总线，HIBW = 0选择24位宽内部数据总线。

选择输入数据宽度

MAX967xx SERDES器件的高度灵活性允许设置不同的并行数据宽度。计算像素时钟速率制约BWS、DBL和HIBW的设置。其它设置限制可以使用的并行输入映射：PXL_CRC、HVEN以及输入/输出引脚数量(表4)。

表4. MAX967xx输入数据宽度选择

寄存器位设置					输入映射 (MAX96706时)	输入映射 (其它时)
DBL	BWS	HIBW	PXL_CRC	HVEN		
1	1	—	1	1	DIN11:0, HS, VS	DIN11:0, HS, VS
1	1	—	1	0	DIN11:0,	DIN11:0,
1	1	—	0	1	DIN11:0*, HS, VS	DIN13:0*, HS, VS
1	1	—	0	0	DIN13:0*	DIN14:0*
1	0	1	1	—	DIN8:0, HS, VS	DIN8:0, HS, VS
1	0	1	0	—	DIN11:0, HS, VS	DIN11:0, HS, VS
1	0	0	1	1	DIN7:0, HS, VS	DIN7:0, HS, VS
1	0	0	1	0	DIN7:0	DIN7:0
1	0	0	0	1	DIN10:0, HS, VS	DIN10:0, HS, VS
1	0	0	0	0	DIN10:0	DIN10:0
0	1	—	1	1	DIN11:0*, HS, VS	DIN13:0*, HS, VS
0	1	—	1	0	DIN13:0*	DIN15:0*
0	1	—	0	1	DIN11:0*, HS, VS	DIN13:0*, HS, VS
0	1	—	0	0	DIN13:0*	DIN15:0*
0	0	1	—	—	DIN11:0*, HS, VS	DIN13:0*, HS, VS
0	0	0	1	1	DIN11:0*, HS, VS	DIN13:0*, HS, VS
0	0	0	1	0	DIN13:0*	DIN15:0*
0	0	0	0	1	DIN11:0*, HS, VS	DIN13:0*, HS, VS
0	0	0	0	0	DIN13:0*	DIN15:0*

* 输入位带宽受限于串行器输入和解串器输出的数量。

PXL_CRC支持对链路发送的每个串行数据包进行附加检错。如果使能，该特性额外占用内部总线宽度的6位。

HVEN可以控制对HSYNC和VSYNC输入进行编码和发送，并通过内部数据总线独立传输，为并行输入数据节省额外的时隙。当输入数据引脚多于内部数据总线的可用时隙时，该特性非常有用。如果禁止该功能，HSYNC/VSYNC信号必须作用到输入时隙。

I/O引脚数量是输入数据宽度的制约因素。如果使能单输入模式，或禁止像素CRC特性，可能会有很多内部数据总线时隙可供使用；如果可用时隙数量多于并行输入或并行输出，数据包中的这些时隙将不被使用，造成带宽损失。




图10. 32位数据包拆分

在使用MAX96705/MAX96706器件对的示例中(图10), 如果BWS (总线宽度选择) = 1, 内部数据宽度设置为32位 (8b/10b编码后为40位)。保留两位用于控制通道和奇偶校验信息, 其余30位可用于视频数据。如果使能PXL_CRC用于进一步检错, 需要6个附加位, 其余24位用于视频数据。如果DBL (双输入选择) = 1, 24位分配给两个12位输入字。由于两款芯片拥有至少14个并行数据引脚, 所以这种配置不受限制。如果DBL = 0, 24位分配给一个输入字, 总吞吐量受限于MAX96705/MAX96706的并行数据引脚数量。由于MAX96706只有14个并行输出, 并行数据只能出现在14个并行输入(DIN13:0)才不会损失信息。内部数据总线中的其它10个时隙不使用。

相关资源

高级辅助驾驶系统(ADAS)
汽车电子产品、应用和方案

SERDES产品：ADAS应用

串行器产品选型指南

型号	输入	接口	速率(Mbps)	尺寸(mm ²)	HDCP	应用
MAX96707	14	CMOS/LVCMOS	1740	16.8		1.74Gbps紧凑型摄像头
MAX96709	14	CMOS/LVCMOS	1740	16.8		
MAX96705	16	CMOS/LVCMOS	1740	26		
MAX96711	14	CMOS/LVCMOS	1740	26		
MAX9271	16	CMOS/LVCMOS	1500	26		1.5Gbps摄像头/显示屏
MAX9273	22	CMOS/LVCMOS	1500	37.2		
MAX9249	4	LVDS	2500	50.4		2.5Gbps摄像头/显示屏
MAX9259	30	CML	2500	65.6		
MAX9293	—	HDMI	3120	65.6	YES	3.12Gbps显示屏
MAX9277	4	LVDS	2800	50.4		
MAX9281	4	LVDS	2800	50.4	YES	
MAX9275	30	LVCMOS	2800	65.6		
MAX9279	30	LVCMOS	2800	65.6		
MAX9291	—	HDMI	3120	65.6		

解串器产品选型指南

型号	输入	接口	速率(Mbps)	尺寸(mm ²)	HDCP	应用
MAX96706	14	CMOS/LVCMOS	1740	26		1.74Gbps紧凑型摄像头
MAX96708	14	CMOS/LVCMOS	1740	26		
MAX9272A	28	CMOS/LVCMOS	1500	50.4		1.5Gbps摄像头/显示屏
MAX9264	30	CMOS/LVCMOS	2500	65.6	YES	2.5Gbps摄像头/显示屏
MAX9268	4	LVDS	2500	50.4		
MAX9260	30	CMOS/LVCMOS	2500	65.6		3.12Gbps显示屏
MAX9278A	4	LVDS	3120	50.4		
MAX9282A	4	LVDS	3120	50.4	YES	
MAX9276A	32	CMOS/LVCMOS	3120	65.6		
MAX9280A	32	CMOS/LVCMOS	3120	65.6	YES	
MAX9288	4	CSI-2	3120	50.4		
MAX9278	4	LVDS	3120	50.4		用于摄像头的四路串行输入
MAX9286	4	CSI-2	1500	65.6		

更多信息

更多信息请访问：

www.maximintegrated.com/ADAS

June 2017; Rev. 0

