2006年11月

硅微电子学

衬底驱动超低压CMOS 带隙基准电压源

张海军 杨银堂 朱樟明 张宝君

(西安电子科技大学微电子研究所, 宽禁带半导体材料与器件教育部重点实验室, 西安, 710071) 2005-09-30 收稿, 2006-01-04 收改稿

摘要:采用二阶温度补偿和电流反馈技术,设计实现了一种基于衬底驱动技术和电阻分压技术的超低压 CMOS带隙基准电压源。采用衬底驱动超低压运算放大器作为基准源的负反馈,使其输出用于产生自身的电流源 偏置,其电源抑制比(*PSRR*)为-63.8 dB。采用H spice 仿真,在0.9 V 电源电压下,输出基准电压为572.45 mV,温 度系数为13.3 ppm/℃。在0.8~1.4 V 电源电压范围内,输出基准电压变化3.5 mV。基于TSMC 0.25 μm 2PSM CMOS 工艺实现的衬底驱动带隙基准电压源的版图面积为203 μm ×478.1 μm。

关键词: 衬底驱动; 超低压; 互补金属氧化物半导体; 带隙基准源; 温度系数; 电源抑制比 中图分类号: TN 402 文献标识码: A 文章编号: 1000-3819(2006)04-531-05

Ultra-low Voltage CMOS Bandgap Voltage Reference Based on Bulk-driven Technique

ZHANG Haijun YANG Yintang ZHU Zhangming ZHANG Baojun

(M icroelectronics Institute, Key Lab of M inistry of Education for W ide B and g ap S en iconductor M aterials and D evices, X id ian University, X i 'an, 710071, CHN)

Abstract: Based on bulk-driven and resistive subdivision techniques, an ultra-low voltage CMOS bandgap reference using second-order temperature and current feedback techniques is realized. The bulk-driven op amp is applied as the negative feedback of the reference. Its output is used to bias its current sources, leading to a higher pow er supply rejection ratio (*PSRR*), that is - 63.8 dB. The bandgap reference is simulated by H spice simulator. Under a 0.9 V supply, the output voltage of the reference is 572.45 mV, and its temperature coefficient is 13.3 ppm/C. The variation of the output with supply voltage range of 0.8~ 1.4 V is 3.5 mV. Based on TSMC 0.25 μ m 2P5M CMOS process, the die area of the proposed bulk-driven bandgap voltage is 203 μ m × 478.1 μ m.

Key words: bulk-driven; ultra-low voltage; CMOS; bandgap reference; temperaure coefficient; PSRR

EEACC: 1205; 1265H; 2560F; 2570D

1 引 言

由于特征尺寸和栅氧厚度的持续减小以及便携

式设备和系统的飞速发展,低压低功耗技术已经成为集成电路的重要发展方向之一。基准电压源广泛地应用于DRAM存储器、Flash存储器、模/数转换器(ADC)、数/模转换器(DAC)等集成电路中,是模

* 基金项目: 国家自然科学基金 (N a. 60476046 90207022) 和国家预研基金 (N a. 51408010601D Z01) 资助 E-mail: zhjjw zz@ 263 net 拟集成电路中的重要模块。如今,由于电源电压的持 续下降、低压低功耗、低温度系数、高电源抑制比的 带隙基准电压源(Reference)设计变得十分关键,因 为带隙基准电压的精度直接决定了A D、D A 转换 器的精度。然而, 传统的带隙基准电压源的供电电压 为1.2V 以上,这是由于硅的能隙电压(约为1.2V) 和所用运放的共模输入范围所导致的[1,2]。因此,在低 压或超低压应用时,传统的带隙基准电压源受到了极 大的限制,迫切需要开发新的技术以实现当今低压低 功耗的要求。文献[1,2]和文献[4~6]分别提出了一 些新的设计技术。然而,这些技术由于需要特殊的制 作工艺、占用较大的芯片面积而增加了成本。

笔者采用电流反馈技术、二阶温度补偿技术,设 计了一种基于衬底驱动技术和电阻分压技术^[6,7]的 超低压CMOS 带隙基准电压源电路,其中所用的负 反馈放大器为衬底驱动超低压运算放大器,其输出 电压用于产生自身的电流源偏置电压以提高电源抑 制比。基于TSMC 0.25 µm CMOS 工艺的BSM 3V3 模型,对所设计的超低压CMOS带隙基准源进行了

仿真验证,达到了较好的性能,所实现的版图面积为 203 $\mu m \times 478.1 \mu m_{\circ}$

2 衬底驱动带隙基准电压源(BDBGR)

2.1 衬底驱动带隙基准电压源电路

所设计的超低压CMOS 带隙基准电压源如图1 所示,该电路由三部分组成:衬底驱动运放,基准源 核心电路和启动电路。其中衬底驱动超低压运放的 输出用于产生自身的电流源偏置,简化了电路,提高 了电源抑制比(PSRR)。在基准源的核心电路中,正 温度系数和负温度系数由二极管连接的纵向寄生 PN P Q $_{1}$ Q $_{2}$ 管提供。通过调节电阻 $_{R_{1}} \sim R_{4}$ 可以得到 所期望的基准输出电压。 $\mathcal{Q}_{R_1} = R_{11} + R_{12} = R_2 = R_{21}$ + R 22, 其中R 11= R 21, R 12= R 22以保证X、Y 节点的电 压相等。M 9~ M 12 的栅端接运放的输出端,具有相 同的尺寸,以保证各自的电流相等。在未进行温度二 阶补偿,当电路平衡时,有:



衬底驱动超低压CMOS 带隙基准电压源完整电路 图 1



$$I = I_1 + I_2 = \frac{V_{EB1}}{R_2} + \frac{V_T}{R_3} \ln (N)$$
 (1)

因此基准输出电压为:

$$V_{\text{REF}} = \frac{R_4}{R_2} \left[V_{\text{EB1}} + \frac{R_2}{R_3} V_{\text{T}} \ln (N) \right]$$
(2)

考虑运放的失调电压后, (2) 式变为:

$$V_{\text{REF}} = \frac{R_{4}}{R_{2}} V_{\text{EB1}} + \frac{R_{2}}{R_{3}} \left[V_{\text{T}} \ln (N) + \frac{R_{2}}{R_{22}} V_{\text{OS}} \right] \right\}$$
(3)

22 温度补偿

在(3)式中只运用了温度的一阶补偿技术。所谓

压进行了温度的一阶补偿,而(4)式中的二阶温度项 © 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

的温度一阶补偿,就是基准源对温度的微分在室温 下为零。实际上,双极晶体管的EB 结压降V BB并不是 随着温度线性变化的,而是由下式给出[5];

其中 7 取决于双极晶体管的结构, 约等于4。 当双极 晶体管中的电流是与绝对温度成正比(PTAT)的电

流时, q= 1, 否则 q= 0, 在(3) 式中, 只对输出基准电

$$V_{\rm EB}(T) = V_{\rm BG} - (V_{\rm BG} - V_{\rm EB0}) \frac{T}{T_0} - (\eta_{-} \alpha) V_{\rm T} \ln \frac{T}{T_0}$$
(4)

T

26 卷

对基准输出电压也有一定的影响,因此需要对其进 行补偿。

4 期

笔者对所设计的基准电压源进行了温度的二阶 补偿,基本思想是:在双极晶体管EB结上,通过对一 个与温度无关的电流($\alpha = 0$)和一个与热力学温度成 正比(PTAT)的电流($\alpha = 1$)的组合来消除式中的非 线性项。由图1可知,流过晶体管Q₁、Q₂的电流是与 温度成正比(PTAT)的电流($\alpha = 1$),而经过温度一 阶补偿后,PMOS 管M 9,M 10中的电流基本是与温 度无关的电流($\alpha = 0$)。所以,如果用M 11镜像复制 M 9,M 10中的电流,再将M 11与双极晶体管Q₃相 连,就产生了一个 $\alpha \cong 0$ 的V BB 压降。运用式(4),可以 得到Q_{1,2},Q₃晶体管的V BB 表达式分别为:

$$V_{\text{EB},Q_{1,2}}(T) = V_{\text{BG}} - (V_{\text{BG}} - V_{\text{EB}0}) \frac{T}{T_0} - (\eta_{-1})V_{\text{T}} \ln \frac{T}{T_0}$$
(5)

 $V_{\rm EB,Q_3}(T) = V_{\rm BG} - (V_{\rm BG} - V_{\rm EB0}) \frac{T}{T_0} - \eta V_{\rm T} \ln \frac{T}{T_0}$ (6)

将两式相减,得到一个与式(4)中非线性项成正比的 电压,即

$$V_{\rm SC} = V_{\rm EB,Q_{1,2}}(T) - V_{\rm EB,Q_3}(T) = V_{\rm T} \ln \frac{T}{T_0}$$
(7)

因此,由式(7)可知,通过抽取M 9 M 10 管中电 流 I 的一部分电流,就能产生与电压 $V \le K$ 成正比的电 流 $I \le \infty$ 如图1 所示,该电流 $I \le M$ 11 管的漏端 增加电阻 $R \le MR \le K$ 以获得所需要的电流 $I \le \infty$ 由此得 到二阶温度补偿后的基准输出电压:

$$V_{\text{REF}} = \frac{R_4}{R_2} \left[V_{\text{EB1}} + \frac{R_2}{R_3} V_{\text{T}} \ln (N) + \frac{R_2}{R_{5,6}} V_{\text{SC}} \right]$$
(8)

由图可知,对温度的二阶补偿仅需要增加一个 电流镜M 11 和两个电阻R s, R 6,因此,相比于其他结 构,简化了电路,而且获得了良好的性能。

2 3 衬底驱动运算放大器

在带隙基准电压源电路中,要求运放具有较宽的共模输入范围、较高的增益和稳定性、较小的失调电压和噪声^[3]。从以上要求出发,设计了应用于图1中的两级衬底驱动超低压CMOS运放。采用TSMC 0.25 μm CMOS工艺的BSM 3V3模型,用Hspice 对衬底驱动运放单独进行了仿真分析。运放第一级 采用衬底驱动差分对,其信号输入端接在MOS管的 衬底端,而在栅端接固定电位以在栅下形成导电沟 道,从而获得了较大的共模输入范围。第二级采用传统的共源放大器以提高放大器的增益。用米勒补偿 电容*C*。进行频率补偿,电阻*R*² 消除右半平面零点, 使电路有良好的稳定性。所设计运放中的器件参数 如表2 所示。当电源电压为0.9V,共模电压为0.4V 时,其直流开环增益为70 dB,单位增益带宽为211 kHz,相位裕度为67 。其幅频相频特性如图2 所示。 各项性能指标如表1 所示。



图 2 衬底驱动运放幅频相频特性



表1 衬底驱动运放性能指标

Tab 1 The characteristic parameters of the bulk-driven op amp

Parameters	V alue
DC gain/dB	70
GB /kH z	211
Phase m argin	67 °
ICM R /mV	54.7~897
Offset voltage/ μN	16 3
Total current/µA	1. 1
PSRR/dB	- 63 8
Power dissipation/µW	0 95
Pow er supp ly N	0.9

24 启动电路

带隙基准电压源存在两个电路平衡点,即零点 和正常工作点。当基准源工作于零点时,运放两输入 端的电压为零,基准源核心电路中没有电流。因此, 为保证基准源正常工作,必须设计启动电路¹⁶¹。如图 1 所示,启动电路由M 13~ M 15 构成,其中M 13 管以 二极管方式连接。当基准源处于零点时,基准核心电 路没有电流,此时M 15 管的栅极电位被迅速提高, M 15 管导通,Z 节点电位开始下降,即M 9~ M 12 管 的栅极电位下降,开始导通,电流注入到核心电路

中,带隙基准电压源开始正常工作。当电路启动后, M 12 管的漏极电位升高,M 14 管导通,将M 15 管的 栅极电位拉低,因此M 15 管截止,完成了基准源的 正常启动。

2 5 仿真与分析

所设计的带隙基准电压源的器件参数如表2 所 示。所有MOSFET 的沟道长度都取L = 2 μm 以减小 短沟道和沟道长度调制效应,M 9~ M 12 管的宽长 比较大是为了降低电路中的1/*f* 噪声,差分输入对 管M 1、M 2 尺寸较大是为了抑制电路中的热噪声。 电路中的电阻用多晶硅电阻实现,电容C 有助于电 路的稳定,同时可以减小运放的带宽,降低噪声的影 响。

表2 电路元件参数(所有 $L = 2 \mu m$)

Tab 2Parameters of devices in the circuit

MOSFET W idth/ μ m													
M 1~	M 2	1 2 M 3~ M 4		13~ M 4 M 5		М 7	M 8	м 9∼ м 12		м 13,м 15		5M 14	
60		20	~	32	128	3 160	16		176		20	100	
Cap	/pF	Resistance/k Ω Em itter A rea/ μ m ²								μm^2			
Cc	С	R_{1}, R_{2}	R 3	I	R 4	R 5, R	6 F	z	Q 1, Q	Q 1, Q 3		Q 2	
0.5	10	155.8	21		80	38 7	7 2	5	10 ×	10	300	x 10	

基于TSMC 0.25 μ m CMOS 工艺的BSM 3V 3 模型,用Hspice 对所设计的衬底驱动超低压CMOS 带隙基准电压源进行仿真。图3 为电源电压V dd = 0.9 V, T = 300 K 时的瞬态特性,输出基准电压为 572.45 mV,功耗仅为44.2 μ W。图4 给出了当电源 电压V dd = 0.9 V 时,带隙基准电压源的温度特性, 在- 20~ 100 C 温度范围内,基准输出电压范围为 572.4~ 574 mV,温度系数为13.3 ppm/C。图5 是 其电源电压特性,在0.8~ 1.4 V 的电源电压范围 内,基准输出电压为 572.5~ 576 mV,输出变化量 ΔV_{REF} = 3.5 mV,具有较好的电源抑制特性。基于 TSMC 0.25 μ m 2P5M CMOS 工艺实现了图1 的衬 底驱动带隙基准电压源,版图(layout)如图6 所示。



版图面积为203 μm × 478.1 μm。



图4 衬底驱动基准电压源的温度特性





图 5 衬底驱动基准电压源的电源电压特性





采用二阶温度补偿和电流反馈技术,设计了一

种基于衬底驱动技术和电阻分压技术的超低压 CMOS带隙基准电压源。该基准源的最低电源电压 可以达到0.8 V。采用衬底驱动超低压运算放大器 作为基准源的负反馈,使其输出用于产生自身的电 流源偏置,提高了电源抑制比(*PSRR*)。仿真结果表 明,所设计的衬底驱动CMOS带隙基准电压源非常 适合超低压应用,并且具有良好的性能。

参考文献

- [1] Annema A J. Low power bandgap reference featuring DTMOST 's[J]. IEEE Journal of Solid-state Circuits, 1999, 34(7): 949-955
- [2] Jiang Y, Lee I K F. Design of low-voltage bandgap reference using transinpedance amplifier [J] IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 2000, 47 (6): 552-555.
- [3] Aldokhaiel A, Yamazaki A, Ismail M. A sub-1 volt CMOS bandgap voltage reference based on bodydriven technique [C]. The 2nd Annual IEEE Northeast Workshop on Circuits and Systems, Montreal, Canada, IEEE, 2004: 5-8
- [4] Leung K N, Mok P K T. A sub-1-V 15 ppm/€ CMOS bandgap voltage reference without requiring low threshold voltage device [J] IEEE Journal of Solid-state Circuits, 2002, 37 (4): 526-530
- [5] Makovati P, Makoberti F, Fiocchi C, et al Curvature-compensated BiCMOS bandgap with 1-V supply voltage [J] IEEE Journal of Solid-state Circuits, 2001, 36(7): 1 076-1 081.
- [6] Lasanen K, Korkala V, Raisanen-Ruotsalainen E, et al Design of 1-V low pow er CMOS bandgap reference

based on resistive subdivision [J] IEEE Transactions on Circuits and System s II, 2002, 3(5): 564-567.

[7] Blalock B J, Allen P E, Rincon Mora G A. Designing
1-V op amps using standard digital CMOS technology
[J] IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 1998, 45 (7): 769-780



张海军 (ZHANG Haijun) 男, 1979 年 生, 重庆市人, 硕士研究生, 主要研究方向 为低压低功耗 CMOS 模拟集成电路设 计。



杨银堂(YANG Yintang) 男, 1962 年 生, 西安电子科技大学微电子研究所所 长、教授、博士生导师, 主要研究方向为深 亚微米模拟集成电路及 P 设计、VLSI技 术、新型半导体材料与器件。



朱樟明(ZHU Zhangming) 男, 西安电 子科技大学微电子研究所博士、讲师, 主 要研究方向为高速ADC/DAC设计、低功 耗混合信号 SOC 设计。