

Cadence 2019 校园招聘火热进行中

公司介绍

Cadence Design Systems, Inc. (Nasdaq 股票代码: CDNS) 是全球领先的 EDA 软件开发商以及半导体知识产权(IP)的领先供应商。全球知名半导体与电子系统公司均将 Cadence 软件作为其全球设计的标准。

Cadence 公司总部位于美国加州圣荷塞市, 在全球有 7100 多名员工, 于 1992 年进入中国市场, 建立了上海、北京、南京、深圳分公司以及上海研发中心、北京研发中心、南京研发中心。他们主要承担美国总部 EDA 软件研发任务, 力争提供给用户更加完美的设计工具和全流程服务。

Cadence 公司始终致力于为员工提供卓越的工作环境和个人发展机会, 近三年凭借充满活力的企业文化, 极具人文关怀的员工福利等, 更是获得多项荣誉:

“2015-2017 大中华区最佳职场雇主” - 卓越职场研究所

“2015-2018 BEST COMPANIES TO WORK FOR”, 位列榜单 38 名 - 《财富》

怀着青春梦想的你, 准备好与芯片行业的最新技术亲密接触, 并且成为最杰出团队的一员吗? 那还等什么? 快快加入 Cadence 大家庭! Cadence 将为您提供最广阔的舞台!

欲了解更多 Cadence 2019 校招及职位详情请关注 [Cadence 51job 网申通道](#) 或 [Cadence 公众微信平台](#):

Cadence 微招聘



Custom IC & PCB Group

北京 (简历请投至: <http://campus.51job.com/cadence2019/index.html>)

北京工作地点: 北京市东城区北三环东路 36 号环球贸易中心 D 座 10 层

定制系统(IC)及印刷电路板(PCB)事业部介绍:

Cadence CPG 为全球模拟及混合信号芯片公司提供业界最先进的设计工具, 我们的战略合作伙伴及客户囊括全球所有最领先的芯片代工厂、模拟及数模混合芯片设计公司以及各大顶尖电子产品公司。北京 CPG 部门负责模拟及混合信号电路建模、设计及仿真相关 EDA 工具的研发工作, 北京本地工程师近二十年的技术积累、沉淀和创新助力亚洲及全球客户不断推出日新月异的电子产品, 满足人民日益增长的美好生活需要。

1. EDA 软件工程师 (C++)

职位描述:

- (1) 开发和维护作为业界标准的 Cadence 系列产品, 包括 模拟电路仿真器、数字电路特征参数提取器、模拟电路设计集成环境
- (2) 应用前沿科技和算法改进当前软件, 提高软件性能和质量, 鼓励技术创新

职位要求:

- (1) 微电子、计算机、电子工程、自动化、数学及其它相关专业硕士及以上学历
- (2) 精通 C/C++ 编程, 熟悉 Linux/Unix 开发环境
- (3) 熟悉模拟电路设计优先
- (4) 熟悉如下相关语言优先: Spice, Verilog, Verilog-A, Verilog-AMS, VHDL-AMS
- (5) 熟悉 GUI 开发, 特别有 QT toolkit 使用经验优先
- (6) 熟悉标准单元库特征参数提取, 逻辑综合算法, 数字电路分析或静态时序分析算法相关知识优先
- (7) 熟悉云计算及人工智能算法及实现优先
- (8) 有很好的团队合作精神, 英文读写流利, 听说熟练
- (9) 工作积极热情, 具有探索和创新精神

2. EDA 算法工程师

职位描述:

(1) 应用前沿科技, 和算法改进当前软件, 提高软件性能和质量, 鼓励技术创新

职位要求:

- (1) 微电子、计算机、电子工程、自动化、数学及其它相关专业硕士及以上学历
- (2) 精通 C++ 编程, 熟悉 Linux/Unix 开发环境
- (3) 非常熟悉大规模集成电路数值计算, 或者电磁场数值计算
- (4) 拥有实际编程经验, 善于学习
- (5) 深入了解线性代数计算, 或者有并行计算经验者优先

3. EDA 产品验证工程师

职位描述:

(1) 测试验证 作为业界标准的 Cadence 模拟和数模混合仿真工具, 对产品每个新功能进行测试验证, 并进行全产品的性能、精度以及可用性的分析评测, 签字认可产品的最终新版本发布

职位要求:

- (1) 电子技术/微电子及其相关专业硕士或者以上学历
- (2) 熟悉定制 IC 设计流程, 有使用 Cadence ADE 环境或仿真工具 Spectre/UltraSim/AMS 者优先
- (3) 有脚本 (如: Python, Perl, TCL, Shell) 编程经验者优先
- (4) 具备良好的交流能力和团队协作精神
- (5) 良好的英文读写、听说能力

4. 实习 - EDA 软件工程师 (C++)

职位描述:

(1) 协助开发和维护作为业界标准的 Cadence 系列产品, 包括 模拟电路仿真器、数字电路特征参数提取器、模拟电路设计集成环境

职位需求:

- (1) 微电子、计算机、电子工程、自动化、数学及其它相关专业硕士及以上
- (2) 熟悉 C/C++ 编程, 熟悉 Linux/Unix 开发环境
- (3) 熟悉模拟电路设计优先,

- (4) 熟悉如下相关语言优先: Spice, Verilog, Verilog-A, Verilog-AMS, VHDL-AMS
- (5) 熟悉 GUI 开发, 特别有 QT toolkit 使用经验优先
- (6) 熟悉标准单元库特征参数提取, 逻辑综合算法, 数字电路分析或静态时序分析算法相关知识优先; 熟悉云计算及人工智能算法及实现优先
- (7) 具备良好的自学能力和团队协作精神。
- (8) 能保证每周实习四天以上, 实习期不少于 6 个月

5. 实习 - EDA 算法工程师

职位描述:

- (1) 应用前沿科技, 和算法协助改进当前软件, 提高软件性能和质量, 鼓励技术创新

职位要求:

- (1) 微电子、计算机、电子工程、自动化、数学及其它相关专业硕士及以上学历
- (2) 精通 C++ 编程, 熟悉 Linux/Unix 开发环境
- (3) 熟悉大规模集成电路数值计算, 或者电磁场数值计算
- (4) 拥有实际编程经验, 善于学习
- (5) 深入了解线性代数计算, 或者有并行计算经验者优先
- (6) 具备良好的自学能力和团队协作精神。
- (7) 能保证每周实习四天以上, 实习期不少于 6 个月

Digital & Signoff Group

上海 (简历请投至: <http://campus.51job.com/cadence2019/index.html>)

上海工作地点: 上海市浦东新区芳甸路 1155 号嘉里中心办公楼 5 楼

Cadence 数字系统事业部(DSG):

Cadence DSG 为全球芯片公司提供业界最先进的设计工具, 我们的战略合作伙伴及客户囊括所有最领先的芯片代工厂、芯片设计公司、以及各大顶尖电子产品公司。上海 DSG 研发部门负责 Cadence Innovus 数字后端的 EDA 工具整体研发工作, 上海 DSG PEV 部门负责 Cadence Innovus 工具数字后端设计方法学的产品

设计验证工作。我们的工程师们持有多项业界核心专利，我们的贡献使摩尔定律在芯片设计中得以实现，并让日益完美的电子产品赋予人类更美好的生活。

1. EDA 软件工程师 (C++)

职位描述:

- (1) 负责开发和维护数字电路后端（物理）设计软件，包括底层架构开发、用户界面开发、布局、布线及时序、功耗优化等。
- (2) 应用前沿科技，和算法改进当前软件，提高软件性能和质量，鼓励技术创新。
- (3) 根据当前集成电路 7nm,5nm 的最新工艺发展，实现新功能，满足工艺发展需求。

职位要求:

- (1) 计算机、电子工程、自动化、数学及其它相关专业硕士及以上学历
- (2) 精通 Linux/Unix 环境下的 C/C++ 编程，具备扎实的数据结构和算法功底，熟悉软件开发流程。
- (3) 有很好的团队合作精神，英文读写流利，听说熟练。
- (4) 工作积极热情，具有探索和创新精神。
- (5) 熟悉集成电路数字后端设计算法者优先。

2. EDA 算法工程师

职位描述:

- (1) 应用前沿科技，和算法改进当前软件，提高软件性能和质量，鼓励技术创新

职位要求:

- (1) 微电子、计算机、电子工程、自动化、数学及其它相关专业硕士及以上学历
- (2) 精通 C++ 编程，熟悉 Linux/Unix 开发环境
- (3) 非常熟悉大规模集成电路数值计算，或者电磁场数值计算
- (4) 拥有实际编程经验，善于学习
- (5) 深入了解线性代数计算，或者有并行计算经验者优先

3. EDA 产品验证工程师 – Innovus

职位描述:

- (1) 验证数字后端设计工具 Innovus，确保产品在整个后端设计流程中可以高效工作，实现各个步骤的设计目标并满足性能要求,签字认可产品发布。
- (2) 研判客户问题，推动技术进展，与研发及产品部门协作持续提高 Innovus 质量性能

职位要求:

- (1) 熟练掌握微电子专业的基础知识，深入理解时序功耗分析优化，超大规模集成电路制造工艺原理，先进制程设计规则者优先。
- (2) 熟悉 IC 设计流程，有使用 EDA 工具（Cadence/Synopsys/Magma/Mentor）经验者优先。
- (3) 熟悉 Linux/Unix 工作环境，熟悉 perl/tcl/csh 等，有脚本设计经验及自动化测试经验者优先。
- (4) 具备良好的自学能力和团队协作精神。
- (5) 本科及以上学历，英文读写流利，听说熟练。

4. EDA 产品工程师 – Innovus

职位描述:

- (1) 负责数字后端 EDA 软件 Innovus 功能模块的设计。
- (2) 为新特性制定技术明细及相关文档，与研发以及测试部门合作，为客户提供高质量的软件交付。
- (3) 对客户技术问题或需求的沟通、分析以及细化，研究确定相应的软件改进方案。
- (4) 对 Cadence 亚太及全球数字后端业务提供技术支持。

职位要求:

- (1) 熟练掌握微电子专业基础知识、半导体物理、数字电路、CMOS 集成电路设计等。了解后端布局布线、时序分析者优先。
- (2) 熟悉 IC 设计流程，有使用 EDA 工具（Cadence/Synopsys/Magma/Mentor）经验者优先。
- (3) 熟悉 Linux/Unix 工作环境，熟悉 perl/tcl/csh 等，有脚本设计经验及自动化测试经验者优先。
- (4) 具备良好的自学能力和团队协作精神。
- (5) 研究生及以上学历，英文读写流利，听说熟练。

5. EDA 产品工程师 – Voltus

职位描述：

- (1) 负责数字后端 EDA 软件 Voltus 功能模块的设计。
- (2) 为新特性制定技术明细及相关文档，与研发以及测试部门合作，为客户提供高质量的软件交付。
- (3) 对客户技术问题或需求的沟通、分析以及细化，研究确定相应的软件改进方案。
- (4) 对 Cadence 亚太及全球数字后端功耗电源完整性业务提供技术支持。

职位要求：

- (1) 熟练掌握微电子专业基础知识、半导体物理、数字电路、CMOS 集成电路设计等。了解后端布局布线、时序分析者优先。
- (2) 熟悉 IC 设计流程，有使用 EDA 工具（Cadence/Synopsys/Magma/Mentor）经验者优先。
- (3) 熟悉 Linux/Unix 工作环境，熟悉 perl/tcl/csh 等，有脚本设计经验及自动化测试经验者优先。
- (4) 具备良好的自学能力和团队协作精神。
- (5) 研究生及以上学历，英文读写流利，听说熟练。

6. 实习 - EDA 产品验证工程师

职位描述：

- (1) 协助数字后端设计 (P&R) 工具 Innovus 的验证工作
- (2) 自动化工作脚本维护开发

职位要求：

- (1) 熟练掌握微电子专业的基础知识，了解时序功耗分析优化，超大规模集成电路制造工艺原理，先进制程设计规则者优先。
- (2) 熟悉 IC 设计流程，有使用 EDA 工具（Cadence Encounter/Innovus/Genus/Tempus, Synopsys ICC/ICC2/DC/PT）经验者优先。
- (3) 熟悉 Linux/Unix 工作环境，有 Python/Perl/Tcl/Csh 脚本设计经验及自动化测试经验者优先。
- (4) 具备良好的自学能力和团队协作精神。
- (5) 能保证每周实习四天以上，实习期不少于 6 个月

(6) 本科及以上学历，英文读写流利。

IP Group

上海 / 北京 (简历请投至: <http://campus.51job.com/cadence2019/index.html>)

上海工作地点: 上海市浦东新区芳甸路 1155 号嘉里中心办公楼 5 楼

北京工作地点: 北京市东城区北三环东路 36 号环球贸易中心 D 座 10 层

Cadence IP Group:

Cadence IP Group 为全球芯片公司提供业界最先进的设计工具，我们的战略合作伙伴及客户囊括所有最领先的芯片代工厂、芯片设计公司、以及各大顶尖电子产品公司。上海 IPG 研发部门负责 IP 设计开发和系统设计实现为中心的整体芯片设计解决方案和方法学解决方案。我们的工程师们持有多项业界核心专利，并让日益完美的电子产品赋予人类更美好的生活。

1. 集成电路数字前端设计工程师 (工作地点: 上海、北京)

职位描述:

- (1) 负责高速数模混合电路，高速数字电路逻辑设计，验证和实现。
- (2) 日常工作: 数字芯片设计微架构, RTL 编程, 逻辑综合, 功能验证, 测试, 和静态时序分析。
- (3) 硬件描述语言, 熟练掌握 Verilog 或 vhdl.
- (4) 熟悉 C/C++/perl/tcl/csh/python, UNIX, Linux.
- (5) 优秀的分析和解决问题的能力.对复杂的技术的问题有快速分析的能力，对新的知识有较强的学习能力。
- (6) 优秀的沟通能力和团队合作精神。
- (7) 积极主动, 有责任心。

职位要求:

- (1) 微电子, 电子工程或计算机相关硕士以上学历
- (2) 较强的问题分析以及团队合作能力
- (3) 较强的中英文沟通写作能力

(4) 有以下经验者优先: ASIC 设计, FPGA 设计, 计算机体系架构, SOC 设计, DDR

2. 集成电路数字后端设计工程师 (工作地点: 上海)

职位描述:

(1) 高速数字 DDR 和 HBM IP 的后端物理设计实现.

职位要求:

- (1) 有后端物理设计相关经验, 包括 Floorplan, P&R, Physical Verification, DFM 等。
- (2) 有电子电路, 微电子专业的背景知识, 有意愿学习掌握先进工艺节点技术和方法学。
- (3) 熟悉 Linux/Unix 工作环境, 熟悉 perl/tcl/csh 等, 有脚本设计经验及自动化测试经验者优先。
- (4) 工作责任心和使命感, 很好的团队合作精神, 严谨负责的工作态度, 高设计质量要求和进度专注度。

3. 集成电路模拟电路设计工程师 (工作地点: 上海)

职位描述:

- (1) 高速模拟及数模混合电路设计, 验证和实现。
- (2) 高速比较器, 锁相环, 运放, 带隙基准, 低噪声设计, 验证及实现。
- (3) 团队合作, 负责电路设计及交付, 设计质量和进度控制

职位要求:

- (1) 微电子, 电子工程硕士以上学历
- (2) 较强的问题分析以及团队合作能力
- (3) 较强的中英文口语沟通及写作能力
- (4) 熟悉高速电路接口的电学参数要求, 如抖动(Jitter)的深入理解
- (5) 熟悉硬件描述语言 Verilog & Verilog A.
- (6) 积极主动, 有责任心.
- (7) 有以下经验者优先: a) 熟悉 Cadence 模拟设计 EDA 工具 b) 高速 Transceiver, 锁相环, 运放设计

南京 (简历请投至: <http://campus.51job.com/cadence2019/index.html>)

工作地点: 江苏省南京市浦口区浦口大道 1 号新城总部大厦 23 楼

南京凯鼎介绍:

南京凯鼎电子科技有限公司是 EDA 和 IP 设计服务提供商, 隶属于美国 Cadence 旗下。凯鼎以南京为中心, 大力发展以 IP 设计开发和系统设计实现为中心的整体芯片设计解决方案和方法学解决方案。

在凯鼎, 你可以接触到核心的 IP 技术、工艺以及贴近市场的应用, 成为芯片设计技术上的牛人。凯鼎提供有竞争力的薪资和激励计划、专业的导师指导和完善的人才发展计划。

1. 集成电路前端设计及验证工程师

职位描述:

- (1) 负责高速数字电路逻辑设计, 验证和实现
- (2) 数字芯片设计 RTL 编程, 逻辑综合, 功能验证, 测试, 和静态时序分析
- (3) 硬件描述语言, 熟练掌握 Verilog 或 vhdl
- (4) 熟悉 C/C++/perl/tcl/csh/python, UNIX, Linux
- (5) 一定的分析和解决问题的能力, 对复杂的技术的问题有快速分析的能力, 对新的知识有较强的学习能力

职位要求:

- (1) 微电子, 电子工程或计算机相关专业, 全日制在读本科, 硕士, 博士
- (2) 扎实的数字电路, 电子器件及数字物理设计实现背景及知识
- (3) 熟悉高速电路接口的电学参数要求, 熟悉硬件描述语言 Verilog & Verilog A
- (4) 较强的中英文沟通写作能力, 较强的问题分析以及团队合作能力

2. 集成电路数字后端后端设计工程师

职位描述:

- (1) 高速 IP 数字物理设计及实现
- (2) 负责数字物理设计及实现, 从 netlist 到 GDS, 包括 Floorplan, P&R, Physical verification, DFM
- (3) 团队合作, 和前端和模拟团队合作

职位要求:

- (1) 微电子, 电子工程或计算机相关专业, 全日制在读本科, 硕士, 博士
- (2) 扎实的数字电路, 电子器件及数字物理设计实现背景及知识
- (3) 熟悉高速电路接口的电学参数要求, 熟悉硬件描述语言 Verilog & Verilog A
- (4) 较强的中英文沟通写作能力, 较强的问题分析以及团队合作能力

3. 集成电路模拟 IC 设计工程师

职位描述:

- (1) 设计, 模拟和验证 10Gbps 以上的高速 SerDes 接口电路。
- (2) 建立高速模拟电路模块的 AMS 模型和支持在数字集成中的 IP 联合验证。
- (3) 定义 IC 模块的性能指标和创建设计文档。
- (4) 设计 IC 模块和指导 layout 布局。
- (5) 芯片测试, 性能验证和实验室调试。
- (6) 团队分享设计经验和指导。

职位要求:

- (1) 微电子, 电路与系统等专业的硕士及以上学历, 有扎实的电路分析理解能力。
- (2) 有电磁场, 传输线, 螺旋电感, 谐振电路的理论和实践经验, 熟练使用 Cadence 工具。
- (3) 能独立完成各种技术任务, 能进行手工分析和验证, 测试, 量化自己的工作。
- (4) 很好的沟通能力和团队合作能力。

4. 集成电路模拟版图设计工程师

职位描述:

- (1) 负责模拟电路的版图设计、版图验证;
- (2) 分析 Foundry 所提供的工艺流程和设计规则, 理解所用工艺器件的平面和纵向结构;
- (3) 与设计工程师充分沟通, 确保完全理解设计对版图的要求。

职位要求:

- (1) 微电子, 半导体物理等本科及以上学历, 有较好的集成电路工艺基础和模拟电路基础。
- (2) 熟练使用 Cadence virtuoso 进行版图设计。
- (3) 能主动积极完成各种版图设计任务。
- (4) 很好的沟通能力和团队合作能力。